git://github.com/adream307/FIRTest.git

1.使用Filterbuilder生成滤波器的Verilog代码，滤波器设计如下，选择定点数，并且小数部位为0。生成verilog代码时，选择全并行。